数据时代的芯片技术如何发展？详解英特尔封装技术

邓剑云

· 2019.09.09 23:56

1/ 13 随着各种软件、数据在生活场景中应用的延伸，高速数据处理已经成为了一种被迫切的能力，为了更好地面向以数据为中心的、更加多元化的计算时代，英特尔围绕自身在半导体技术和相关应用方面的能力提出了构建“以数据为中心”战略的六大技术支柱，即：制程和封装、架构、内存和存储、互连、安全、软件。

前一组：【图集】11岁“码农”：4岁学编程，7年设计18个游戏

后一组：实现首款L2量产级智能驾驶技术，一汽解放给重卡注入哪些黑科技

最后一页

随着各种软件、数据在生活场景中应用的延伸，高速数据处理已经成为了一种被迫切的能力，为了更好地面向以数据为中心的、更加多元化的计算时代，英特尔围绕自身在半导体技术和相关应用方面的能力提出了构建“以数据为中心”战略的六大技术支柱，即：制程和封装、架构、内存和存储、互连、安全、软件。
在芯片制造环节中，要经历硅晶圆测试、硅片处理、检测封装等多个环节。而制程和封装可以说是芯片当中的核心技术，它不仅仅是芯片制造过程的最后一步，它也正在成为芯片产品性能提升、跨架构跨平台、功能创新的重要技术途径。
而芯片开发所涉及的技术领域也非常多，包括材料开发、射频、信号连接与抗干扰性能、电路的布局设计等等。
在今年7月，英特尔推出了一系列全新封装基础工具，包括将EMIB和Foveros技术相结合的创新应用（Co-EMIB），全方位互连（ODI）技术，和全新裸片间接口（MDIO）技术。
为了能够在性能、功耗以及集成功能模块方面提供更好的芯片，英特尔也具备了表面贴装技术（SMT）开发线，在手机等对芯片体积要求非常苛刻的应用场景下更加实用。
即使一个对科技产品不太了解的小白用户，他也会明白尺寸对于芯片的意义。对于如今加入多场景运用的芯片更是如此，为了应对适应更多新兴的物联网、边缘计算等细分领域，英特尔必须将所有的芯片集成封装做得非常小，并且足够轻薄。
2014年英特尔通过封装技术改进做到了100μm的核心厚度，在2015年推出了无核化的产品，未来将会以无核作为基础，将芯片之间的连接方式改为桥接，降低芯片之间的延迟、提升数据交互带宽。
由于不同功能芯片要被统一进行封装，因此芯片之间的连接就变得更为重要。打个比方，人的大脑与四肢是通过神经进行相连的，大脑发出指令需要通过传递的步骤，在芯片之间同样如此，它们之间的带宽决定了交互数据量的上限。
在芯片的微缩、连接方式方面，主要有三种：一种是用于堆叠裸片的高密度垂直互连，第二种是全局的横向互连（ZMV），第三个则是全方位互连（ODI），顶部芯片既可以与其他小芯片进行水平通信，同时还可以通过硅通孔（TSV）与下面的底部裸片进行垂直通信，从而实现之前所无法达到的3D堆叠带来的性能。
同时全方位互连（ODI）技术可以大大减少基底晶片中所需要的硅通孔数量，释放更多面积，做到封装成品上下面积尺寸一致。不同的技术针对不同的应用需求，但并非互斥，英特尔甚至可以有针对性地将它们组合使用。这些丰富的技术路线无疑将为英特尔未来的先进封装技术奠定坚实的基础。
通过对2D、3D互连技术的应用，目前在芯片间的带宽方面，英特尔已经做到了200GBps/mm的Shoreline带宽密度，在这一技术上是领先于其他的芯片制造商的。
在封装技术当中也有很多的分支，比如英特尔EMIB技术，它是一种高密度2D封装，可以缩小横向芯片之间的距离，而且这种技术对于封装芯片的体积十分友好，可以适用于各种不同芯片的同时封装、得益于桥接结构的简化，各个芯片之间的调动、传输速度也得到了提升。
而英特尔最新推出的Co-EMIB技术可以理解为EMIB和Foveros两项技术的结合，也就是2D与3D封装的结合。它在水平同物理层互连和垂直互连同时，实现Foveros 3D堆叠之间的水平互连。这样以来不管是2D水平互连还是3D堆叠互连，单片与单片之间都可以实现近乎于单SoC级高度整合的低功耗、高带宽、高性能表现。